

АНАЛОГОВІ ПОМНОЖУВАЧІ. ОГЛЯД

Наведено огляд аналогових помножувачів. Висвітлені особливості реалізації, функціональні можливості та перспективи використання різних класів аналогових помножувачів.

Is adduced the review of counters of analog multiplier. The features of realization, functional opportunities and prospects of applications of various classes of analog multiplier are shown.

1. ВСТУП

Аналогові помножувачі (АП) є найбільш поширеними після операційних підсилювачів аналоговими функціональними вузлами вимірювальної та обчислювальної техніки; з їх допомогою виконують модуляцію, демодуляцію, управління параметрами різних схем, обчислення й інше. Розмаїття аналогових помножувачів і опубліковані подекуди суперечливі технічні дані суттєво утруднюють їх практичне використання.

Метою даної статті є узагальнення даних сучасних аналогових помножувачів, їх класифікація та дослідження шляхів покращення метрологічних характеристик і параметрів.

2. ОСНОВНІ ПАРАМЕТРИ АНАЛОГОВИХ ПОМНОЖУВАЧІВ

Аналогові помножувачі характеризують наступними основними параметрами:

Робочі квадранти, тобто певні співвідношення знаків вхідних змінних, при яких забезпечується виконання операцій. У відповідності з цим помножувачі, які реалізують добуток двох співмножників будь-якого знаку, називаються чотириквadratними; у двократному помножувачі знак змінюється тільки в одному співмножнику, а в одноквadratному помножувачі співмножники мають постійні знаки.

На виході ідеального чотириквadratного помножувача напруга рівна $K_n U_x U_y$, де K_n – коефіцієнт передачі (звичайно $K_n=0,1$), а U_x, U_y – помножувані напруги. Значення $K_n=0,1$ забезпечує $U_{вих}=10В$ при $U_x=U_y=10В$, завдяки чому не вимагаються високовольтні джерела живлення для мікросхем помножувача.

¹ Національний університет «Львівська політехніка»

Відносна похибка, яка характеризує точність роботи помножувача в усталеному режимі, де $U_{\text{вих.р}}$ $U_{\text{вих.і}}$ – вихідні напруги реального і ідеального помножувача.

$$\delta = \frac{U_{\text{вих.р}} - U_{\text{вих.і}}}{U_{\text{вих}}^{\text{max}}}.$$

Динамічний діапазон, який визначається співвідношенням максимального значення вхідної (вихідної) змінної до її мінімального значення. Динамічний діапазон вимірюється в логарифмічних одиницях і розраховується по формулі:

$$D = 20 \lg \frac{U_{\text{вих}}^{\text{max}}}{U_{\text{вих}}^{\text{min}}}.$$

Смуга пропускання Δf , яка характеризує діапазон робочих частот синусоїдальних вхідних сигналів $U_{\text{вх1}}(\omega)$ і $U_{\text{вх2}}(\omega)$, при якому динамічна похибка не перевищує допустимого значення.

Серед множини методів аналогового помноження найбільше поширення отримали наступні чотири за рахунок простоти їх реалізації на операційних підсилювачах (ОП): з керованим опором, імпульсні, логарифмічні, зі змінною крутизною. Останній тип помножувачів, виведений у відповідності з вимогами напівпровідникової технології, виявився найбільш вдалим для виготовлення у вигляді напівпровідникової мікросхеми.

3. ПОМНОЖУВАЧІ НА ОСНОВІ КЕРОВАНОГО ОПОРУ

Схема одноквадратного помножувача, побудованого на основі керованого опору (узгодженої пари польових транзисторів T1 і T2), показана на рис.1. у даній схемі струм (I) через транзистор T1 задається генератором струму на TO і RO, внаслідок чого цей струм має постійне значення, що не залежить від опору каналу польового транзистора T1. За рахунок дії від'ємного зворотного зв'язку на інвертуючому вході операційного підсилювача ОП1 відробляється потенціал неінвертуючого входу, тобто значення напруги на стоку T1 рівне значенню вхідної напруги $U_{\text{вх1}}$. Таким чином, опір каналу транзистора T1 лінійно залежить від вхідної напруги:

$$R_{\text{к1}} = \frac{U_{\text{вх1}}}{I}.$$

Опір каналу транзистора T2 також лінійно змінюється від вхідного сигналу $U_{\text{вх1}}$, оскільки керування транзисторами T1 і T2 здійснюється одночасно з виходу ОП1 і витоки обох транзисторів мають однако-

вий (нульовий) потенціал. Для узгодженої пари транзисторів можна записати

$$R_{k1} = kR_{k2} .$$

де k - коефіцієнт пропорційності.

Транзистор Т2 включений в коло від'ємного зворотного зв'язку підсилювача ОП2. Тому напруга на виході ОП2:

$$U_{\text{вих}} = \frac{U_{\text{вх2}} R_{k2}}{R_1} = \frac{U_{\text{вх1}} U_{\text{вх2}} k}{R_1} .$$

У зв'язку з тим, що опір каналу Т1 обмежений знизу граничним значенням 500-300 Ом, мінімальний рівень вхідних сигналів також обмежений.

4. ПОМНОЖУВАЧІ НА ЕФЕКТИ ЗМІННОЇ КРУТИЗНИ

Помножувачі на ефекті змінної крутизни в інтегральному виконанні мають високу точність (до класу точності 0,25) та досить широку (до 100 кГц і більше) смугу пропускання. Найпростіша схема помножувача цього типу приведена на рис.2. Емітерні струми транзисторів Т1, Т2 визначаються виразами

$$I_{e1} = I_{e0b1} (e^{U_{e1}/\phi_k} - 1) ,$$

$$I_{e2} = I_{e0b2} (e^{U_{e2}/\phi_k} - 1) ,$$

де I_{e0b} - початковий струм емітерного переходу, ϕ_k - тепловий потенціал, $U_{eб}$ - напруга емітер – база.

Якщо вибрати перший член значно більшим 1, то

$$\frac{dI_e}{dU_{eб}} \approx \frac{I_e}{\phi_k} .$$

При ідеальному узгодженні параметрів транзисторів Т1, Т2 можна записати(переходячи від диференціалів до кінечних пристроїв)

$$\Delta I_{e1} \approx I_p \Delta U_{eб1}/2 \phi_k ; \quad \Delta I_{e2} \approx I_p \Delta U_{eб2}/2 \phi_k .$$

Вихідним параметром диференційного каскаду є різниця колекторних напруг транзисторів $\Delta U_k = \Delta U_{k1} - \Delta U_{k2}$. Так як $\Delta I_{k1} = a1 \Delta I_{e1}$ і $\Delta I_{k2} = a2 \Delta I_{e2}$, то при умові $a1=a2 \approx 1$ знаходимо

$$\Delta U = \Delta I_{k1} R_k - \Delta I_{k2} R_k = R_k I_p U_{\text{вх1}} / 2 \phi_k , \quad I_p = 2I_{e1} = 2I_{e2} .$$

Звідки витікає, що коефіцієнт підсилення диференційного каскаду

$$K = \Delta U_{\text{вх1}}$$

є пропорційним струму I_p , який задається перетворювачем напру-
га-струм (ПНС). Враховуючи, що $I_p = K_{\text{ПНС}} U_{\text{вх2}}$, одержимо

$$\Delta U_k = \frac{U_{\text{вх1}} U_{\text{вх2}} R_k K_{\text{ПНС}}}{2\phi_k}$$




Рис. 1. Структурна схема
одноквадратного помножувача,
побудованого на основі керованого
опору




Рис. 2. Структурна схема
помножувача на ефекті
змінної крутизни

Напруга ΔU_k підсилюється підсилювачем на ОП2. Тому вихідна
напруга помножувача

$$U_{\text{вих}} = \frac{\Delta U_k R_2}{R_1} = K_{\text{п}} U_{\text{вх1}} U_{\text{вх2}},$$

де $K_{\text{п}}$ – коефіцієнт помноження:

З останнього виразу видно, що недоліком даного помножувача є
значна нестабільність через залежність коефіцієнта помноження від
температури. Щоб зменшити похибку, схему помножувача потрібно
значно ускладнити, так що вона стає доцільною лише в інтегральному
виконанні. Інтегральний помножувач такого типу (Л525ПС3А) має
похибку помноження зменшену до 0,25%.

5. ПОМНОЖУВАЧІ ЧАСО-ІМПУЛЬСНОГО ТИПУ

Помножувачі часо-імпульсного типу мають високу точність (до
класу точності 0,05) у діапазоні частот вхідних сигналів 0-100 Гц.

Принцип дії їх показує схема рис.3. Вхідний сигнал $U_{вх1}$ подається на один вхід перемикача (К), на другий вхід якого підводиться сигнал ($-U_{вх1}$), що утворюється за допомогою широтно-імпульсного модулятора (ШІМ) у тривалість імпульса, що керує положенням перемикача К. При дії імпульса (τ_i) ШІМ перемикач знаходиться у верхньому положенні і на вхід фільтра нижніх частот (ФНЧ) поступає сигнал ($+U_{вх1}$), а при паузі між імпульсами ШІМ (τ_n) на ФНЧ поступає сигнал ($-U_{вх1}$). Середнє значення сигналу на вході ФНЧ

$$U_{вих} = U_{вх1} \cdot (\tau_i - \tau_n),$$

Оскільки інтервал часу

$$\tau_i - \tau_n = k_{ш} \cdot U_{вх2},$$

де $k_{ш}$ – коефіцієнт перетворення ШІМ, то вихідний сигнал цього помножувача

$$U_{вих} = k_{ш} \cdot U_{вх1} \cdot U_{вх2}$$

Тобто пропорційний добутку вхідних сигналів.

Необхідно відмітити, що в даній схемі на точність помноження впливають інвертор, перемикач, ФНЧ і ШІМ, але найбільше уваги необхідно надавати схемній реалізації ШІМ, - інші вузли порівняно просто забезпечують потрібну точність.

6. ПОМНОЖУВАЧІ ТИПУ ЛОГАРИФМ-АНТИЛОГАРИФМ

Суть роботи помножувачів типу логарифм-антилогарифм полягає в тому, що вхідні сигнали логарифмують, логарифми додають, а суму антилогарифмують. Одержаний результат і є шуканим добутком.

На рис.4. приведена схема помножувача типу логарифм-антилогарифм, де позначено: Л1 і Л2 – перший і другий логарифматори, С- суматор, АЛ – антилогарифматор.




Рис.3. Структурна схема помножувача часо-імпульсного типу




Рис.4. Структурна схема помножувача типу логарифм-антилогарифм

Вихідний сигнал даного помножувача

$$U_{\text{вих}} = \text{antilog}_a(\log_a U_{\text{вх1}} + \log_a U_{\text{вх2}}) = \text{antilog}_a(\log_a(U_{\text{вх1}} U_{\text{вх2}})) = U_{\text{вх1}} U_{\text{вх2}}.$$

Помножувачі типу логарифм-антилогарифм в інтегральному виконанні забезпечують клас точності 0,25 при смузі пропускання до 100 кГц. Зауважимо, що смуга пропускання логарифмічних перетворювачів залежить від рівня вхідних сигналів, зменшуючись із їх значення. Наприклад, при вхідних сигналах 10 В їх максимальна частота рівна 100 кГц, а при 1 В – приблизно 10 кГц. Це пояснюється тим, що при більших сигналах ємності логарифматорів і антилогарифматорів перезаряджаються швидше, бо струми перезаряду більші.

7. АНАЛОГОВІ ПОМНОЖУВАЧІ З ПРОМІЖНИМ ЧАСТОТНИМ ПЕРЕТВОРЕННЯМ

В останні два десятиліття бурхливо розвивалися перетворювачі різних фізичних величин у частоту (ПНЧ). У результаті появилися ПНЧ з дуже високими метрологічними характеристиками, зокрема інтегруючі ПНЧ із стабілізацією ампер-секундної площі імпульсу від'ємного зворотного зв'язку, які мають найвищу точність - їх основна похибка зменшена до 0,002% [2]. Вихідна частота таких ПНЧ

$$f = \frac{R_c \cdot f_{\text{кГ}}}{R_i \cdot U_0 \cdot v} \cdot U_{\text{вх}}, \quad (1)$$

де $U_{\text{вх}}$ – вхідна напруга; $f_{\text{кГ}}$ – частота повторення імпульсів кварцового генератора, що тактує формувач часу розряду; v – коефіцієнт ділення дільника частоти у формувачі часу розряду; R_c – значення опору струмозадаючого резистора джерела струму розряду; U_0 – опорна напруга джерела струму розряду; R_i – значення опору інтегратора.

Використовуючи високі метрологічні характеристики згаданих ПНЧ, можна побудувати на їх основі аналогові помножувачі підвищеної точності.

Аналоговий помножувач на ефекті оберненої функції. Принцип дії розробленого нами АП полягає в тому, що результуюча передавальна функція замкненої системи, охопленої від'ємним зворотним зв'язком, є оберненою до передавальної функції ланки від'ємного зворотного зв'язку, якщо передавальна функція розімкненого тракту прямує до нескінченності. Оскільки у нашому випадку в колі від'ємного зворотного зв'язку використовуємо перетворювач напруга-частота [2], у передавальній функції якого виконується операція ділення, то результуюча характеристика цілої схеми є множення.

Структурна схема аналогового помножувача на ефекті оберненої функції приведена на рис. 5, де позначено: І1 - І3 - інтегратори; ДС – джерело струму розряду; Кл – ключ; К - компаратор; Ф – формувач часу розряду; КГ – кварцовий генератор високої частоти; ДЧ – дільник частоти; Т – D-тригер; ФРК – фазорозщеплюючий каскад; СН – стабілізатор напруги; С – суматор; П – підсилювач.

Розроблений нами АП [4] містить підсилювач-суматор на С і І3, прецизійний перетворювач напруга-частота ПНЧ, перетворювач частота-напруга на СН і І2; ФРК і ДС утворюють перетворювач напруга-струм (ПНС).

Підсилювач-суматор є інтегруючого типу і виконаний на два входи, на один з яких подається перший вхідний сигнал (напруга), а на другий - сигнал від'ємного зворотного зв'язку з виходу перетворювача частота-напруга.

Прецизійний перетворювач напруга-частота належить до інтегруючого типу, із стабілізацією ампер-секундної площі імпульсу від'ємного зворотного зв'язку. Він містить інтегратор І1, компаратор К, генератор струму розряду ДС, формувач часу розряду Ф, діодно-транзисторний ключ Кл.

Фазорозщеплюючий каскад (ФРК) забезпечує перетворення вхідного сигналу у сигнал керування струмом ДС; сигнал керування підводиться до входу опорної напруги ДС.

Перетворювач частота-напруга виконаний у вигляді пасивного інтегратора І2 на резисторі та конденсаторі.

Для підвищення точності на вході перетворювача частота-напруга включено стабілізатор напруги СН, на прецизійному стабілітроні.

Розглядаючи аналоговий помножувач як замкнуту систему автоматичного регулювання з від'ємним зворотним зв'язком, можна записати

$$U_b = U_3, \quad (2)$$

де U_b - напруга на першому вході підсилювача-суматора; U_3 - напруга на виході ланки зворотного зв'язку (перетворювача частота-напруга).

Напруга на виході ланки зворотного зв'язку матиме вигляд

$$U_3 = K_u \cdot f = K_u \frac{f_{кг} \cdot R_c}{\nu \cdot R_i} \cdot \frac{U_{ан}}{U_a} = K_3 \cdot \frac{U_{ан}}{U_a}, \quad (3)$$

де K_u - коефіцієнт перетворення перетворювача частота-напруга, f – вихідна частота перетворювача напруга-частота; $f_{кг}$ - вихідна частота кварцового генератора; ν - коефіцієнт ділення дільника частоти; R_c - значення опору струмозадаючого резистора; R_i - значення опору інтегратора; U_a - другий вхідний сигнал.

Коефіцієнт перетворення перетворювача частота-напруга

$$K_u = \frac{U_{\text{пнч}}}{f}. \quad (4)$$

Коефіцієнт перетворення ланки зворотного зв'язку

$$K_3 = K_u \cdot \frac{f_{\text{кг}} \cdot R_c}{v \cdot R_i}. \quad (5)$$

Таким чином, з формул (2) і (3) можемо записати

$$U_b = \frac{K_3 \cdot U_{\text{ан}}}{U_a}. \quad (6)$$

Звідки знаходимо, що вихідна напруга розробленого аналогового помножувача пропорційна добутку двох вхідних напруг U_a і U_b :

$$U_{\text{ан}} = K_{\text{ан}} U_a U_b, \quad (7)$$

$$\text{де } K_{\text{ан}} = \frac{1}{K_3}. \quad (8)$$




Рис. 5. Структурна схема аналогового помножувача на ефекті оберненої функції

Аналіз характеристик повної принципової схеми аналогового помножувача і його окремих вузлів показав, що використовувати фазорозщеплюючий каскад на біполярному транзисторі недоцільно через різницю між значеннями струмів емітера та колектора. Використати як фазорозщеплюючий каскад польовий транзистор не достатньо через температурну залежність коефіцієнтів передачі напруги. Оптимальними будуть характеристики фазорозщеплюючого каскаду, виконаного на польовому транзисторі й операційному підсилювачі, причому цей каскад треба охопити від'ємним зворотним зв'язком з витоку польового транзистора на інвертуючий вхід операційного підсилювача, неінвертуючий вхід якого є другим входом аналогового помножувача.

Оцінимо основну похибку АП, розглядаючи його як замкнену систему автоматичного управління з від'ємним зворотним зв'язком. Врахуємо, що прямий тракт має дуже великий коефіцієнт передачі, прямуючий практично до нескінченності. Отже, в такому випадку передавальна функція замкнутої системи

$$W_{зс} = \frac{W_{nm}}{(1 + W_{nm} \cdot W_{зз})}$$

набуває вигляду

$$W_{зс} = \frac{1}{W_{зз}}, \quad (9)$$

де W_{nm} - передавальна функція прямого тракту; $W_{зз}$ - передавальна функція зворотного зв'язку.

Як впливає з останнього виразу, похибка помножувача ($\delta_{ап}$) дорівнює похибці $W_{зс}$, яка своєю чергою, дорівнює похибці $W_{зз}$. Оскільки в колі від'ємного зворотного зв'язку включено послідовно перетворювач напруга-частота та перетворювач частота-напруга, то сума їх відносних похибок визначатиме похибку аналогового помножувача.

$$\delta_{ап} = \delta_{пнч} + \delta_{пчн}. \quad (10)$$

Виконавши ПЧН у вигляді пасивного інтегратора на прецизійних резисторі та конденсаторі, одержимо похибку передаточної функції ПЧН

$$W = \frac{1}{1 + pRC}$$

як суму відносних похибок опору δ_R і конденсатора δ_C

$$\Delta_{пнч} = \delta_R + \delta_C. \quad (11)$$

Для прецизійних резистора R і конденсатора C відносні похибки не перевищують відповідно 0,001%/°C і 0,003%/°C. Тому основна похибка ПЧН не перевищуватиме 0,01%.

Похибка нелінійності пасивного інтегратора згідно з [5]

$$\delta_n = \frac{T}{2RC} \quad (12)$$

і при $RC \geq 500T_x$ не перевищує 0,1%. Тут T - період повторення вихідних імпульсів ПНЧ; $T = \frac{1}{f}$.

Отже, розроблений нами [4] аналоговий помножувач на ефекті оберненої функції має просту схемну реалізацію та забезпечує основну похибку (з урахуванням похибки нелінійності) не більшу 0,1% при вхідних сигналах 0 - 10 В.

Аналоговий помножувач з подвійною частотною модуляцією. З відомих аналогових помножувачів найменшу основну похибку (до 0,05%) мають АП з широтно-імпульсною модуляцією. Проте для вирішення багатьох задач цього недостатньо.

З метою підвищення точності нами був запропонований [3] новий принцип побудови аналогових помножувачів, а саме, на основі подвійної частотної модуляції.

Сутність такого помноження зводиться до того, що один аналоговий вхідний сигнал модулює частоту першого ПНЧ, а другий – другого ПНЧ, для якого вихідна частота першого ПНЧ є тактовою.

На рис. 6 наведена структурна схема запропонованого аналогового помножувача на основі подвійної частотної модуляції.

Запропонований аналоговий помножувач [3] містить перший перетворювач 1 напруга-частота з імпульсним зворотним зв'язком, виконаний на інтеграторі 2, компараторі 3, генераторі 4 струму, ключі 5, формувачі 6 часового інтервалу на генераторі 7 імпульсів, лічильнику 8 імпульсів і двох D-тригерах 9 і 10, першу вхідну шину 11 і другий перетворювач 12 напруга-частота з імпульсним зворотним зв'язком, виконаний на інтеграторі 13, компараторі 14, генераторі 15 струму, ключі 16, формувачі 17 часового інтервалу на лічильнику 18, двох D-тригерах 19 і 20, двох RS-тригерах 21 і 22, двох елементах "І" 23 і 24, другу вхідну шину 25, формувач коротких імпульсів 26, вихідну шину 27 і шину живлення 28.

Запропонований аналоговий помножувач працює наступним чином.

Під дією сигналу на першій вхідній шині 11 на виході формувача коротких імпульсів 26 появляються імпульси, частота (F_a) яких рівна

частоті повторення імпульсів на виході першого перетворювача 1 на-
пруга-частота

$$F_a = \frac{I_a}{I_2 V T_m}, \quad (13)$$

де I_a - вхідний струм інтегратора 2, що викликається сигналом на першій вхідній шині 11; I_2 - струм генератора 4 струму; V - коефіцієнт переліку лічильника 8 імпульсів; T_m - період повторення тактових імпульсів на виході генератора 7.

Сигнал на другій вхідній шині 25 перетворюється другим перетво-
рювачем 12 напруга-частота в частоту (F) повторення імпульсів

$$F = \frac{I}{I_p T_p}, \quad (14)$$




Рис. 6. Структурна схема аналогового помножувача з подвійною частотною модуляцією

де I - вхідний струм інтегратора 13, що викликається сигналом на другій вхідній шині 25; I_p - струм генератора 15 струму; T_p - час розряду інтегратора 13, що рівний періоду повторення вихідних імпульсів першого 1 перетворювача напруга-частота, тобто

$$T_p = \frac{1}{F_a} . \quad (15)$$

Таким чином, частота повторення імпульсів на вихідній шині 27 запропонованого аналогового помножувача прямо пропорційна добуткові сигналів на вхідних шинах 11 і 25

$$F = KI_a I , \quad (16)$$

де K - коефіцієнт пропорційності, що, виходячи із (13) – (15), рівний

$$K = \frac{1}{I_c I_p VT_m} . \quad (17)$$

Особливості роботи запропонованого аналогового помножувача. У початковому стані тригер 20 знаходиться в стані логічного нуля на прямому виході, оскільки його D-вхід під'єднаний до спільної шини, а на його тактовий вхід весь час подаються через лічильник 18 імпульси генератора 7.

При спрацюванні компаратора 3 на виході елемента "Г" 24 з'являється імпульс, що записує в лічильник 18 максимальне число та встановлює тригер 22 у стан логічного нуля на прямому виході, яким дозволяє роботу лічильника 18 в режимі віднімання. Після цього кожен наступний тактовий імпульс з генератора 7 зменшує записане у лічильнику 18 число на одиницю до моменту спрацювання компаратора 14. Імпульс з виходу компаратора 14 подається на D-вхід тригера 19, а також - перекидає тригер 21 у стан логічної одиниці, якою лічильник 18 переводиться у режим зберігання. Перший же після цього моменту тактовий імпульс генератора 7 переводить тригер 19 у стан логічної одиниці, якою тригер 20 встановлюється в стан логічної одиниці на прямому виході тривалість імпульсу на прямому виході тригера 20 і є часом розряду T_p інтегратора 13.

При наступному імпульсі на виході першого логічного перетворювача напруга-частота і відповідно - на виході формувача коротких імпульсів 26 на виході елемента "Г" 23 формується логічна одиниця, яка перекидає тригер 21 у стан логічного нуля, дозволяючи роботу лічильнику 18, і - тригер 22 у стан логічної одиниці, дозволяючи роботу лічильника в режимі додавання. З цього моменту число, записане у лічильнику 18, збільшується на одиницю з кожним тактовим імпульсом генератора 7. В момент переповнення лічильника 18 імпульс з його виходу перекидає тригер 20 у стан логічного нуля на прямому виході, тобто закінчується час розряду T_p інтегратора 13.

Наступний імпульс з виходу формувача коротких імпульсів 23 формує на виході елемента "Г" 24 логічну одиницю, якою записується

максимальне число у лічильник 18 і перекидається тригер 22 у стан логічного нуля, дозволяючого роботу лічильника 18 в режимі віднімання.

Далі процес повторюється.

Наприклад, в експериментально дослідженому макеті аналогового помножувача з подвійною частотною модуляцією за схемою рис.б при частоті кварцового тактового генератора 10 МГц, коефіцієнтах переліку лічильників 8 і 18 відповідно 100 і 1000, вхідних сигналах на входах 11 і 25 відповідно 0 - 10 В і 0 - 10 В вихідний сигнал був у діапазоні 0 - 10 кГц з основною похибкою помноження не більшою 0,0025% (при часі виміру частоти, рівному 1 с).

Перевірка діючого макету запропонованого аналогового помножувача здійснювалася за допомогою калібратора постійної напруги типу ПЗ27 (виробництво ВО Краснодарський ЗИП, 8 декад, від 10 В до 1 мкВ, основна похибка на перших п'яти декадах у межах $2 \cdot 10^{-4}\%$) і цифрового частотоміра ЧЗ-34 (виробництво ВО ЛОРТА м.Львова, основна похибка не перевищує $2 \cdot 10^{-5}\%$).

8. ВИСНОВКИ

Проведений огляд і аналіз сучасного стану аналогових помножувачів дозволяє стверджувати наступне:

Аналогові помножувачі з подвійною частотною модуляцією, реалізовані на сучасній елементній базі забезпечують найменшу основну похибку перетворення, до 0,0025% і навіть краще.

Аналогові помножувачі часо-імпульсного типу мають високу точність (до класу точності 0,05) у діапазоні частот вхідних сигналів 0-100 Гц.

Аналогові помножувачі на основі ефекту змінної крутизни найпростіші в реалізації та мають найширшу смугу пропускання (до 100 кГц і вище); при інтегральному виконанні забезпечують високу точність (до класу точності 0,25), але цей клас зберігається лише декілька років, а потім необхідно коригувати похибки.

Аналогові помножувачі типу логарифм-антилогарифм в інтегральному виконанні забезпечують клас точності 0,25 при смугі пропускання до 100 кГц. Проте смуга пропускання залежить від рівня вхідних сигналів, зменшуючись із зниженням рівня; наприклад, при вхідних сигналах 10 В їх максимальна частота рівна 100кГц, а при 1 В – приблизно 10 кГц.

1. Коломбет Е.А. Микроэлектронные средства обработки аналоговых сигналов.-М.: Радио и связь, 1991.-376 с. 2. А.с. 1328939 СССР. Измерительный преобразователь с частотным выходным сигналом/ Мычуда З.Р., Бучма И.М., Мокренко П.В.- Бюл. № 29.- оп. 1987. 3. Патент 39126 Україна. Аналоговий помножувач/ З.Р.Мичуда, В.Б.Дудикевич, Г.І.Влах, Л.З.Мичуда.- Бюл. № 5. –

опуб.15.06.2001. 4. Влах Г.І., Мичуда З.Р. Аналоговий помножувач на ефекті оберненої функції// Вимірвальна техніка і метрологія. – Л.: Виц.ш., 1996. – Вип. 52. – С. 101–103. 5. Мичу-да З.Р. Логарифмічні аналого-цифрові перетворювачі – АЦП майбутнього.- Л.: Простір, 2002.- 242 с. 6. Орнатский П.П. Автоматические измерения и приборы. К.: Вица школа, 1986.- 504 с. 7. Дж. Уитсон. 500 практических схем на интегральных схемах. М.: Мир, 1992. 8. Федорков Б.Г., Телец В.А., Дегтяренко В.П. Микросхеми ЦАП и АЦП: функционирование, параметры, применение.-М.: Энергоатомиздат, 1990.- 320 с.